이 뉴스 릴리스 (제품 가격, 제품 사양, 서비스 세부 정보, 출시일, 연락처 정보, URL 등)의 정보는 공지 날짜입니다. 정보는 통지없이 변경 될 수 있으며 검색 날짜와 다를 수 있습니다. 최신 문의는 다음과 같이 문의하십시오.연락처 목록를 참조하십시오.
2005 년 6 월 1 일
토토 사이트.
Renesas Technology Co., Ltd.
실온에서 라미네이트 칩 사이를 연결할 수있는 전극 기술 개발
- 라미네이트 칩의 10 계층을 1mm 이하의 패키지 두께와 실온에서 연결할 수 있습니다 -
토토사이트 추천토토 사이트. (본사 : 도쿄 Chiyoda-ku; 총재 : Shoyama Etsuhiko; Healinafter는 Hitachi로 언급 됨)와 Renesas Technology Co., Ltd. (헤드 오피스 : Chiyoda-ku, Tokyo, Ceo : Ito Tatsu로 언급). 3 차원 SIP (SysteminPackage)에 대한 장착 기술로서, 우리는 실온에서 전극을 통해 라미네이트 칩을 연결하는 기술을 성공적으로 개발했습니다.
이 기술은 30 ~ 50 µm로 가늘어진 LSI 칩의 전극 부분을 사용하여 전면에서 후면에서 전극 및 범프를 형성하며, 라미네이트 칩 사이의 연결은 실온에서 압력 접촉에 의해 수행됩니다. 우리는 라미네이트 칩 사이의 전극을 통과하는 것이 실온에서 압력 접촉에 의해서만 연결 될 수 있음을 확인했습니다. 이 기술은 기존 1.25mm ~ 0.5mm 이하에서 40%에서 2 단계 라미네이트 SIP의 패키지 두께를 줄일 가능성이 있으며, 10 단계 라미네이트 LSI 칩이 적층 되더라도 패키지 두께는 1mm 이하로 패키지 두께를 달성 할 수 있습니다. 또한 칩 투 칩 연결은 실온에서 수행되므로 제조가 더 쉬워집니다.
토토사이트 추천최근 몇 년 동안 빠르게 확장 된 모바일 정보 장치 분야에서 여러 LSI 칩을 3 차원으로 쌓는 SIP 기술은 장치의 고성능 및 소형화를 달성하기 위해 전자 구성 요소의 장착 영역을 크게 줄이는 방법으로 주목을 끌고 있습니다. 현재 많은 3D SIP 제품은 와이어 본딩 기술을 사용하여 칩을 전기적으로 연결하지만 와이어 공간을 보장하기 위해 얇아지는 제한이 있습니다. 또한 칩 간의 연결은 패키지 보드 배선을 통해 이루어 지므로 패키지 보드의 레이어 수가 증가하고 배선 밀도가 증가하여 보드 가격이 높아집니다. 또한, 쌓인 칩 사이의 와이어 배선 길이가 길어지면 성능 저하가 발생할 수 있습니다. 이러한 이유로 작고 얇은 SIP 제품과 고속 및 대용량을 모두 달성 할 수있는 칩 투 칩 연결 기술을 개발하는 것이 필수적이며, 그 중 하나는 전극 기술의 개발입니다.
토토사이트 추천이러한 배경으로 인해 Hitachi와 Renesas 기술은 이전 THER-ELFODRODE 기술과 비교하여 짧은 TAT (회전 시간) 및 저렴한 프로세스를 사용하여 신뢰할 수있는 칩 투 칩 침투 전극 연결을 가능하게하는 새로운 연결 개념을 고안했으며, 실내 온도에서만 압력 접촉을 통해 칩 간의 전기 연결이 달성 될 수 있음을 확인했습니다.
개발 된 기술의 특징은 다음과 같습니다.
(1) 범죄*1실온에서 사용할 수있는 칩 투 칩 연결 기술
토토사이트 추천저조도 금 범프의 플라스틱 특성을 이용한 기계식 크림 핑 동작은 칩 간의 연결에 적용되었습니다. 이것은 단순히 압력을 가해서 금 범프와 실온에서 전극 사이의 전기적 연결을 허용합니다. 또한이 연결 기술은 칩과 보드 사이의 실온 연결에 적용될 수 있습니다. 납땜과 같은 금속 범프를 사용한 기존의 전극 (연결) 기술은 고온에서 필요한 연결을 필요로하지만이 기술을 사용하면 실온에서는 가능하여 제조가 쉽습니다.
(2) 저온 공정을 사용하여 웨이퍼 뒷면의 전극을 통해 형성되는 기술
토토사이트 추천전극을 통해 전극은 웨이퍼 뒷면에 30-50µm로 얇아졌습니다. 방출 가능한 접착제가있는 유리 웨이퍼에 고정되기 때문에 접착제의 내열 온도 아래의 전극을 형성해야합니다. 이러한 이유로, 우리는 전극을 형성하기 위해 기존의 에칭 및 필름 형성 온도 (150 ° C 미만)의 절반 미만의 저온에서 달성 할 수있는 새로운 공정을 확립했습니다. 또한, 전극 사이의 압력에 대한 저항은 LSI 내부와 동일한 수준에있다.
이번에 개발 된이 기술은 라미네이트 칩을 가장 짧은 배선 길이와 연결하는 데 사용될 수 있으므로 소규모 고성능 초강화 SIP 제품의 향후 개발에 기여할 수있는 기술입니다.
토토사이트 추천토토사이트 추천
*1 |
곡선화 조치 : 재료 간 변형의 차이를 사용하여 강력한 연결을 만들기 위해. |
 |  | 연락처 정보 |
토토 사이트. Machinery Research Institute 계획 사무소 [담당 : Takaoka]
832-2 Horiguchi, Hitachinaka City, Ibaraki 현 312-0034
전화 029-353-3047 (다이얼 인)
Renesas Co., Ltd., 기업 계획 부서, 홍보 및 광고 부서 [담당 : SATO]
2-4-1 Marunouchi, Chiyoda-Ku, 도쿄 100-6334 (Maru Building)
전화 03-6250-5554 (다이얼 인)