이 뉴스 릴리스 (제품 가격, 제품 사양, 서비스 세부 정보, 출시일, 연락처 정보, URL 등)의 정보는 공지 날짜입니다. 정보는 통지없이 변경 될 수 있으며 검색 날짜와 다를 수 있습니다. 최신 문의는 다음과 같이 문의하십시오.연락처 목록를 참조하십시오.

 토토 사이트. (Shoyama Etsuhiko; Heighinafter : Hitachi) 및 Elpida Memory Co., Ltd. (사장 및 CEO : Sakamoto Yukio; Heighninafter : Elpida)는 최근 DRAM 세포가 전기가 발생한다고 발표했습니다.*1의 누출 전류로 인해 발생한다는 것을 분명히했습니다. DRAM의 전력 소비는 길고 짧은 메모리 유지 시간의 영향을 크게 받으므로 변화하는 요인을 드러내면서 미래의 DRAM 전력 소비를 줄이는 방법이 열릴 것으로 예상됩니다.

  현재 고급 서버 및 컴퓨터의 주요 메모리로 사용되는 DRAM은 저전력 기술의 발전으로 인해 디지털 홈 어플라이언스 및 모바일 정보 장치로 애플리케이션을 확장하고 있습니다. DRAM 셀은 단일 트랜지스터 및 커패시터로 구성되며, 트랜지스터가 켜거나 끄면 커패시터에 충전이 축적되는지 여부에 따라 정보가 저장되어 읽습니다. 그러나, 커패시터에 축적 된 전하는 트랜지스터가 꺼지는 동안조차도 전류가 흐르는 현상으로 인해 일정 시간 동안 배출되고 (채널 누출) 및 P-N 접합부의 결정 결함 (교차로 누출)이 발생하는 현상이 있으므로 드라마 셀의 메모리 보유 시간이 유용합니다. 이러한 이유로 DRAM은 정기적으로 정보 (새로 고침 작업)를 반복적으로 재 작성합니다.

  이 DRAM 메모리 유지 시간과 관련하여, 1987 년에 두 값 사이사설 토토사이트 메모리 보유 시간이 변동하는 DRAM 셀이 매우 낮을 가능성이 매우 낮다고보고되었습니다.*2. 이 현상은 거의 20 년 동안 알려져 왔지만 지금까지 그 원인은 명확하지 않았습니다. 현재 생산 된 DRAM사설 토토사이트 새로 고침 작동 간격은 메모리 보유 시간의 변동을 포함하여 충분한 마진을 갖도록 설정되어있어 모든 메모리 셀이 메모리 보유 결함을 유발하지 않습니다. 그러나 향후 DRAM의 대용량과 높은 통합을 발전 시키면 새로 고침 작동 간격의 여백이 감소하여 저전력사설 토토사이트 안정을 조작하기가 어렵습니다. 따라서, DRAM의 대용량과 높은 통합을 증가시키기 위해 메모리 유지 시간의 변화 메커니즘을 명확히해야한다.

  이 배경에 대한 응답으로, Hitachi와 Elpida는 테스트 장치를 사용하여 상세한 측정을 수행하여 셀 트랜지스터의 누출 전류에 중점을 두었습니다. 결과,

(1)	10,000에 두 값 사이에 가역적으로 변동하는 누출 전류가있는 여러 셀 트랜지스터가 있어야합니다
(2)	DRAM 셀의 누설 전류는 셀 트랜지스터의 채널을 통해 흐르는 성분의 합계와 P-N 접합을 통해 흐르는 성분의 합입니다.
(3)	P-N 접합 누출 전류 변동은 온도 의존적이며 고온사설 토토사이트 변동이 발생하며 이진 값 사이의 변동 기간이 단축됩니다

  .

  일반적으로, P-N 접합사설 토토사이트의 누출 전류는 접합 동안 결정 결함의 존재에 의해 증가된다. 따라서, 두 값 사이사설 토토사이트 가역적으로 변동하는 P-N 접합 누출 전류가 접합부에 존재하는 결정 결함이 에너지 수준이라는 점입니다.*3(5974_6206 |) 와이 두 상태 사이의 전환이있는 것으로 생각됩니다. 측정 결과의 온도 특성 (3)사설 토토사이트,이 두 상태 사이의 전이에 필요한 에너지는 계산 될 수 있고 약 1eV (전자 볼트)임을 발견했습니다. 여기서 얻은 전이 에너지 (1EV)는 지금까지보고 된 메모리 유지 시간의 변동에 필요한 에너지와 거의 동일합니다. 이것은 메모리 유지 시간의 가역적 변동으로 이어지는 직접적인 요인이 P-N 접합 누출 전류의 가역적 변동임을 나타냈다.
  메모리 유지 성능에 대한 기본 지식이 얻어졌으며, 이는 미래에 DRAM의 대용량, 높은 통합 및 전력 감소를 발전함에 따라 성능에 큰 영향을 미칩니다.

  이 결과는 12 월 5 일부터 미국 워싱턴 DC에서 개최 될 "2005 IEEE International"International이 될 것입니다.

용어

*1	P-N Junction : 대다수의 캐리어가 구멍 인 P 형 반도체 및 다수의 캐리어가 전자 인 N 형 반도체로 구성된 접합은 오늘날의 반도체 장치의 기본 구성 요소입니다. P-N 접합은 정류 효과를 갖는 반면, 바이어스는 순방향 방향으로, 전류 흐름, 그리고 바이어스가 역 방향으로 적용되면 전류 흐름이 없다. P-N-P 또는 N-P-N과 같은 2 개의 P-N 교차점을 연결 한 다음 절연체와 함께 중간 반도체에 게이트를 부착함으로써 LSI의 기본 장치 인 MOS 트랜지스터가됩니다. 여기에 기술 된 P-N 접합은 DRAM 세포 트랜지스터의 성분 인 P-N 접합을 지칭한다.
*2	1987 년 IEDM사설 토토사이트 IBM에 의해보고되었습니다.
*3	에너지 레벨 : 반도체사설 토토사이트 전자는 속도에 따라 다양한 운동 에너지를 취하지만 에너지 영역은 복용 할 수 없습니다. 이것을 금지 된 벨트라고합니다. 이 금지 된 밴드는 반도체 결정이 주기적 구조를 가지고 있다는 사실사설 토토사이트 비롯됩니다. 그러나, 반도체 결정에 결함 또는 오염이있는 경우, 결정의 주기성이 파괴되고 전자에 의해 포착 될 수있는 에너지 상태 가이 금지 된 영역 내사설 토토사이트 발생할 것이다. 이를 에너지 레벨이라고하며 P-N 접합사설 토토사이트 누출을 유발할 수 있습니다.

연락처 정보

토토 사이트. Central Research Institute 계획 사무소 [담당 : Uchida, Kinoshita]
280 Higashi-Keigakubo 1-Chome, Kokubunji City, 도쿄 185-8601
전화 : 042-327-7777 (다이얼 인)

Elpida Memory Co., Ltd. IR & Market Communications GR. [담당자 : 타카 하시, 코바야시]
2-2-1 Yaesu, Chuo-Ku, 도쿄 104-0028
전화 : 03-3281-1648 (다이얼 인)

PDF 파일을 보려면 Adobe Systems Incorporated를 클릭하십시오.Adobe (R) Reader (R)필요합니다.